范文為教學中作為模范的文章，也常常用來指寫作的模板。常常用于文秘寫作的參考，也可以作為演講材料編寫前的參考。范文書寫有哪些要求呢？我們怎樣才能寫好一篇范文呢？以下是小編為大家收集的優秀范文，歡迎大家分享閱讀。

eda實訓心得篇一

專業:通信技術

姓名:焦亞鋒 學號:200925101

1eda技術學習心得

本學期對eda技術的學習為我的專業知識學習打開了一個全新的窗口——微電子技術領域。對eda技術，我更是有了全新的認識。

微電子技術的進步主要表現在大規模集成電路加工技術即半導體工藝技術的發展上，使得表征半導體工藝水平的線寬已經達到了納米級。所以，集成電路設計正在不斷地向超大規模、極低功耗和超高速的方向發展。

而現代電子設計技術的核心已日趨轉向基于計算機的電子設計自動化技術，即eda技術。eda技術就是依賴功能強大的計算機，在eda工具軟件平臺上，對以硬件描述語言hdl為系統邏輯描述手段完成的設計文件，自動地完成邏輯編譯、化簡、分割、綜合、布局布線以及邏輯優化和仿真測試，直至實現既定的電子線路系統功能。eda技術使得設計者的工作僅限于利用軟件的方式，即利用硬件描述語言和eda軟件來完成對系統硬件功能的實現，這是電子設計技術的一個巨大進步。

eda技術在進入21世紀后，得到了更大的發展。嵌入式處理器軟核的成熟，使得sopc步入大規模應用階段。電子技術領域全方位融入eda技術，除了日益成熟的數字技術外，傳統的電路系統設計建模理念發生了重大的變化。同時，eda使得電子領域各學科的界限更加模糊，更加互為包容。這些都利于設計人員利用eda技術進行電子系統設計，如全定制或半定制asic設計，fpga/cpld開發應用和印制電路板。

從eda技術的特點不難看出，相比于傳統的數字電子系統或ic設計，eda技術擁有獨特的優勢。在傳統的數字電子系統或ic設計中，手工設計占了較大的比例。因此，也存在很多缺點。例如：復雜電路的設計、調試十分困難；由于無法進行硬件系統仿真，如果某一過程存在錯誤，查找和修改十分不便；設計過程中產生大量文檔，不易管理；可移植性差等。相比之下，eda技術有很大不同。它運用hdl對數字系統進行抽象的行為與功能描述到具體的內部線路結構描述，從而可以在電子設計的各個階段、各個層次進行計算機模擬驗證，保證設計過程的正確性，可以大大降低設計成本，縮短設計周期。由于有各類庫的支持，能夠完成各種自動設計過程。它極大地簡化了設計文檔的管理，邏輯設計仿真測試技術也日益強大。

vhdl在現在的eda設計中使用最多，也擁有幾乎所有主流eda工具的支持。vhdl作為一個規范語言和建模語言，不僅可以作為系統模擬的建模工具，而且可以作為電路系統的設計工具，可以利用軟件工具將vhdl源碼自動地轉化為文本方式表達的基本邏輯元件連接圖，即網表文件。這種方法顯然對于電路自動設計是一個極大的推進。它具有很強的電路描述和建模能力，能從多個層次對數字系統進行建模和描述，從而大大簡化了硬件設計任務，提高了設計效率和可靠性。eda技術良好的可移植性與可

測試性，將所有設計環節納入統一的自頂向下的設計方案中。它不但在整個設計流程上充分利用計算機的自動設計能力、在各個設計層次上利用計算機完成不同內容的仿真模擬，而且在系統板設計結束后仍可利用計算機對硬件系統進行完整的測試。

書中通過大量的圖示對pld硬件特性與編程技術進行了形象的講解，不僅融合了之前學習的關于電路設計的知識還將eda的技術加入其中。對vhdl語言的詳盡講解更是讓我深刻理解了vhdl語言的編程原理。由于本門課程是一門硬件學習課程，所以實驗必不可少。通過課程最后實驗，我體會一些vhdl語言相對于其他編程語言的特點。

相對于其它計算機語言的學習，如c 或匯編語言，vhdl 具有明顯的特點。這不僅僅是由于vhdl 作為一種硬件描述語言的學習需要了解較多的數字邏輯方面的硬件電路知識，包括目標芯片基本結構方面的知識更重要的是由于vhdl 描述的對象始終是客觀的電路系統。由于電路系統內部的子系統乃至部分元器件的工作狀態和工作方式可以是相互獨立、互不相關的，也可以是互為因果的。這表明，在任一時刻，電路系統可以有許多相關和不相關的事件同時并行發生。例如可以在多個獨立的模塊中同時入行不同方式的數據交換和控制信號傳輸，這種并行工作方式是任何一種基于cpu 的軟件程序語言所無法描繪和實現的。傳統的軟件編程語言只能根據cpu 的工作方式，以排隊式指令的形式來對特定的事件和信息進行控制或接收。在cpu 工作的任一時間段內只能完成一種操作。因此，任何復雜的程序在一個單cpu 的計算機中的運行，永遠是單向和一維的。因而程序設計者也幾乎只需以一維的思維模式就可以編程和工作了。

vhdl 雖然也含有類似于軟件編程語言的順序描述語句結構，但其工作方式是完全不同的。軟件語言的語句是根據cpu 的順序控制信號，按時鐘節拍對應的指令周期節拍逐條運行的，每運行一條指令都有確定的執行周期。但vhdl 則不同，從表面上觀，vhdl 的順序語句與軟件語句有相同的行為描述方式，但在標準的仿真執行中有很大的區別。vhdl 的語言描述只是綜合器賴以構成硬件結構的一種依據，但進程語句結構中的順序語句的執行方式決非是按時鐘節拍運行的。實際情況是其中的每一條語句的執行時間幾乎是0（但該語句的運行時間卻不一定為0）,即1000 條順序語句與10 條順序語句的執行時間是相同的。在此，語句的運行和執行具有不同的概念（在軟件語言中,它們的概念是相同）,的執行是指啟動一條語句,允許它運行一次,而運行就是指該語句完成其設定的功能。

通過實驗，我認識到理論要與實際結合，培養動手動腦能力的重要性，做事情要抱著一絲不茍的態度，這樣才能做好事情。同時也入一步了解到eda的強大之處，硬

件電路的優秀的地方，對硬件方面更感興趣了。這門課程的學習，為我以后的專業知識的學習打下了良好的基礎。

eda實訓心得篇二

eda

專業;姓名；學號；學習心 得

劉華

201530220109

電氣自動化技術

本學期對eda技術的學習為我的專業知識學習打開了一個全新的窗口——微電子技術領域。對eda技術，我更是有了全新的認識。

微電子技術的進步主要表現在大規模集成電路加工技術即半導體工藝技術的發展上，使得表征半導體工藝水平的線寬已經達到了納米級。所以，集成電路設計正在不斷地向超大規模、極低功耗和超高速的方向發展。

而現代電子設計技術的核心已日趨轉向基于計算機的電子設計自動化技術，即eda技術。eda技術就是依賴功能強大的計算機，在eda工具軟件平臺上，對以硬件描述語言hdl為系統邏輯描述手段完成的設計文件，自動地完成邏輯編譯、化簡、分割、綜合、布局布線以及邏輯優化和仿真測試，直至實現既定的電子線路系統功能。eda技術使得設計者的工作僅限于利用軟件的方式，即利用硬件描述語言和eda軟件來完成對系統硬件功能的實現，這是電子設計技術的一個巨大進步。eda技術在進入21世紀后，得到了更大的發展。嵌入式處理器軟核的成熟，使得sopc步入大規模應用階段。電子技術領域全方位融入eda技術，除了日益成熟的數字技術外，傳統的電路系統設計建模理念發生了重大的變化。同時，eda使得電子領域各學科的界限更加模糊，更加互為包容。這些都利于設計人員利用eda技術進行電子系統設計，如全定制或半定制asic設計，fpga/cpld開發應用和印制電路板 從eda技術的特點不難看出，相比于傳統的數字電子系統或ic設計，eda技術擁有獨特的優勢。在傳統的數字電子系統或ic設計中，手工設計占了較大的比例。因此，也存在很多缺點。例如：復雜電路的設計、調試十分困難；由于無法進行硬件系統仿真，如果某一過程存在錯誤，查找和修改十分不便；設計過程中產生大量文檔，不易管理；可移植性差等。相比之下，eda技術有很大不同。它運用hdl對數字系統進行抽象的行為與功能描述到具體的內部線路結構描述，從而可以在電子設計的各個階段、各個層次進行計算機模擬驗證，保證設計過程的正確性，可以大大降低設計成本，縮短設計周期。由于有各類庫的支持，能夠完成各種自動設計過程。它極大地簡化了設計文檔的管理，邏輯設計仿真測試技術也日益強大。vhdl在現在的eda設計中使用最多，也擁有幾乎所有主流eda工具的支持。vhdl作為一個規范語言和建模語言，不僅可以作為系統模擬的建模工具，而且可以作為電路系統的設計工具，可以利用軟件工具將vhdl源碼自動地轉化為文本方式表達的基本邏輯元件連接圖，即網表文件。這種方法顯然對于電路自動設計是一個極大的推進。它具有很強的電路描述和建模能力，能從多個層次對數字系統進行建模和描述，從而大大簡化了硬件設計任務，提高了設計效率和可靠性。eda技術良好的可移植性與可 測試性，將所有設計環節納入統一的自頂向下的設計方案中。它不但在整個設計流程上充分利用計算機的自動設計能力、在各個設計層次上利用計算機完成不同內容的仿真模擬，而且在系統板設計結束后仍可利用計算機對硬件系統進行完整的測試

書中通過大量的圖示對pld硬件特性與編程技術進行了形象的講解，不僅融合了之前學習的關于電路設計的知識還將eda的技術加入其中。對vhdl語言的詳盡講解更是讓我深刻理解了vhdl語言的編程原理。由于本門課程是一門硬件學習課程，所以實驗必不可少。通過課程最后實驗，我體會一些vhdl語言相對于其他編程語言的特點。

相對于其它計算機語言的學習，如c 或匯編語言，vhdl 具有明顯的特點。這不僅僅是由于vhdl 作為一種硬件描述語言的學習需要了解較多的數字邏輯方面的硬件電路知識，包括目標芯片基本結構方面的知識更重要的是由于vhdl 描述的對象始終是客觀的電路系統。由于電路系統內部的子系統乃至部分元器件的工作狀態和工作方式可以是相互獨立、互不相關的，也可以是互為因果的。這表明，在任一時刻，電路系統可以有許多相關和不相關的事件同時并行發生。例如可以在多個獨立的模塊中同時入行不同方式的數據交換和控制信號傳輸，這種并行工作方式是任何一種基于cpu 的軟件程序語言所無法描繪和實現的。傳統的軟件編程語言只能根據cpu 的工作方式，以排隊式指令的形式來對特定的事件和信息進行控制或接收。在cpu 工作的任一時間段內只能完成一種操作。因此，任何復雜的程序在一個單cpu 的計算機中的運行，永遠是單向和一維的。因而程序設計者也幾乎只需以一維的思維模式就可以編程和工作了。

vhdl 雖然也含有類似于軟件編程語言的順序描述語句結構，但其工作方式是完全不同的。軟件語言的語句是根據cpu 的順序控制信號，按時鐘節拍對應的指令周期節拍逐條運行的，每運行一條指令都有確定的執行周期。但vhdl 則不同，從表面上觀，vhdl 的順序語句與軟件語句有相同的行為描述方式，但在標準的仿真執行中有很大的區別。vhdl 的語言描述只是綜合器賴以構成硬件結構的一種依據，但進程語句結構中的順序語句的執行方式決非是按時鐘節拍運行的。實際情況是其中的每一條語句的執行時間幾乎是0（但該語句的運行時間卻不一定為0）,即1000 條順序語句與10 條順序語句的執行時間是相同的。在此，語句的運行和執行具有不同的概念（在軟件語言中,它們的概念是相同）,的執行是指啟動一條語句,允許它運行一次,而運行就是指該語句完成其設定的功能。通過實驗，我認識到理論要與實際結合，培養動手動腦能力的重要性，做事情要抱著一絲不茍的態度，這樣才能做好事情。同時也入一步了解到eda的強大之處，硬件電路的優秀的地方，對硬件方面更感興趣了。這門課程的學習，為我以后的專業知識的學習打下了良好的基礎。

eda實訓心得篇三

eda 學習心得

姓名：賀鑫

學號：20081001164 班號：072085-10 在本學期短短5周的eda學習中，我初步對這一新的領域有了一個較為系統的理解，也為我的專業學習打開了一個新的思路，那就是電子設計自動化（eda）技術。

首先，通過對這門課程相關理論的學習，我掌握了eda的一些基本的的知識，現代電子產品的性能越來越高，復雜度越來越大，更新步伐也越來越快。實現這種進步的主要原因就是微電子技術和電子技術的發展。前者以微細加工技術為代表，目前已進入超深亞微米階段，可以在幾平方厘米的芯片上集成幾千萬個晶體管；后者的核心就是電子設計自動化eda（electronic design automatic）技術。

eda是指以計算機為工作平臺，融合了應用電子技術、計算機技術、智能化技術的最新成果而開發出的電子cad通用軟件包，它根據硬件描述語言hdl完成的設計文件，自動完成邏輯編譯、化簡、分割、綜合、優化、布局布線及仿真，直至完成對于特定目標芯片的適配編譯、邏輯映射和編程下載等工作。

eda技術的出現，極大地提高了電路設計的效率和可操作性，減輕了設計者的勞動強度。

其次，通過對課程的實驗的學習，我對eda的學習和理解有了更深刻的認識和體會。我們團隊共四個人，做的是兩層電梯控制器，作為這個實驗的一員與負責人，我感到很有壓力。因為只對課本知識的學習，我對實驗做成功的把握不是很大。因為我們是機械專業，學習電的知識也主要是通過大二學的《電工學》，因此只能對數字邏輯與數字電路有初步的了解，而eda是在數字電路發展到一定階段的產物，因此學習起來也很費力。

然而，在我們團隊的共同努力下，我們最終成功地完成了這個實驗，包括時序仿真和硬件測試仿真，都取得了非常成功地效果。

在上實驗課的時候，那個周六下午，整個實驗室只有那寥寥幾人，我很慶幸我是其中的一人，因為在那里我學習到了很多，我完成了上次實驗沒有完成的掃描顯示的實驗，也完成了步進電機控制器的實驗，還在老師的指導下完成了梁祝音樂演示實驗，最后在晚上我也去了實驗室，和我們團隊成員開始進行兩層電梯控制器的設計，通過一個晚上的努力，我們最終把它給調試了出來。

通過實驗，我激發了eda學習的興趣，也對這門課程有了更深的理解，對eda設計軟件quarter ⅱ的使用也更加熟練。老師給我們的材料中，用的是gal器件，我們最終用的是fpga器件，也就是ep1k10tc100—3芯片，我們分析了電梯在整個運行過程中的狀態，并參考資料寫出了狀態圖，然后根據狀態圖用有限狀態機來實現了各個狀態之間的轉換，進而實現了對電梯的控制。

在設計過程中，我們遇到了很多困難，尤其是在電梯開門于關門那個自動控制方面，起初我想用一個延遲信號賦值語句解決這個問題，但是由于這個延遲在綜合器里面不能得到體現，綜合器在綜合是會忽略after之后的延遲，因此我該用了一個計數器溢出的底層元件。通過元件例化語句實現在頂層文件中對其的調用。

在完成vhdl的編輯以后，進行編譯，結果出現了很多錯誤，在我們細心的檢查和排

查之下，最終將vhdl描述修改成功并且通過了編譯。在編譯過程中我了解到很多在書本上沒有理解的知識。比如信號不能在多個并行進程中賦值，順序語句必須在進程中才能描述等等。在時序仿真這一塊我們也遇到了問題，起初我們沒有考慮到信號賦值的延遲，也沒有考慮到仿真延遲δ，取時鐘周期為默認值10ns，這樣仿真得到的結果就與預期的結果不符合，找到問題后我們采用了1us的始終周期，最終得到了想要的波形。

對這門課程的最大收獲除了學習到了知識以外，更重要的是讓我明白了一個道理：只要全身心的投入到一件事中，并且要有持之以恒的決心，就一定會有收獲。有的人覺得自己做不出來，就網上搜一個了事，但是，放棄一次黑暗中摸索的經歷，就放棄了一次成長的機會！如果你付出了，沒有收獲。那只能說，是付出的還不夠多。

我想我對eda的學習只能算是個入門，這個領域的發展空間非常大，應用范圍也非常廣泛，而且我相信在將來還會有更加廣闊的應用前景。因此在以后的學習過程中，我不能因為課程學習的結束而結束了我對這個領域的探索，相反我會更加努力的去學習它。感謝老師孜孜不倦的教誨，讓我不僅學到了知識，也學到了做人做事的一些道理，為我提供了很多幫助。在接下來的學習生涯中，我會繼續努力，努力扎實地學習專業知識，實現自己的理想。

eda實訓心得篇四

現代eda技術及其發展

引言

隨著大規模集成電路技術和計算機技術的不斷發展,在涉及通信、國防、航天、醫學、工業自動化、計算機應用、儀器儀表等領域的電子系統設計工作中,eda技術的含量正以驚人的速度上升;電子類的高新技術項目的開發也逾益依賴于eda技術的應用。即使是普通的電子產品的開發,eda技術常常使一些原來的技術瓶頸得以輕松突破,從而使產品的開發周期大為縮短、性能價格比大幅提高。不言而喻,eda技術將迅速成為電子設計領域中的極其重要的組成部分。

eda技 術

即電子設計自動(electronic designautomation)技術,以大規模可編程邏輯器件為設計載體,以硬件描述語言為系統邏輯描述的主要表達方式,以計算機、大規模可編程邏輯器件的開發軟件及實驗開發系統為設計工具,通過有關的開發軟件,自動完成用軟件的方式設計電子系統到硬件系統的一門技術。eda技術是一種實現電子系統或電子產品自動化設計的技術,與電子技術、微電子技術的發展密切相關。同時它吸收了計算機科學領域的大多數最新研究成果,以計算機作為基本工作平臺,利用計算機圖形學、拓撲邏輯學、計算數學以至人工智能學等多種計算機應用學科的最新成果而開發出來的一整套電子cad通用軟件工具,是一種幫助電子設計工程師從事電子組件產品和系統設計的綜合技術。eda技術的出現,為電子系統設計帶來了一場革命性的變化。沒有eda技術的支持,想要完成上述超大規模集成電路的設計制造是不可想象的。

eda技術的主要內容

eda技術涉及面很廣,內容豐富,從教學和實用的角度看,主要應掌握如下四個方面的內容:1)大規模可編程邏輯器件;2)硬件描述語言;3)軟件開發工具;4)實驗開發系統。其中,大規模可編程邏輯器件是利用eda技術進行電子系統設計的載體,硬件描述語言是利用eda技術進行電子系統設計的主要表達手段,軟件開發工具是利用eda技術進行電子系統設計的智能化的自動設計工具,實驗開發系統則是利用eda

技術進行電子系統設計的下載工具及硬件驗證工具。大規模可編程邏輯器件pld(programmable logic device,可編程邏輯器件)是一種由用戶編程以實現某種邏輯功能的新型邏輯器件。fpga和cpld分別是現場可編程門陣列和復雜可編程邏輯器件的簡稱,兩者的功能基本相同,只是實現原理略有不同,所以我們有時可以忽略這兩者的區別,統稱為可編程邏輯器件或cpld/fpga。pld是電子設計領域中最具活力和發展前途的一項技術,pld能完成任何數字器件的功能。pld如同一張白紙或是一堆積木,工程師可以通過傳統的原理圖輸入法,或是硬件描述語言自由的設計一個數字系統,通過軟件仿真,我們可以事先驗證設計的正確性。在pcb完成以后,還可以利用pld的在線修改能力,隨時修改設計而不必改動硬件電路。使用pld來開發數字電路,可以大大縮短設計時間,減少pcb面積,提高系統的可靠性。pld的這些優點使得pld技術在20世紀90年代以后得到飛速的發展,同時也大大推動了eda軟件和硬件描述語言(hdl)的進步。硬件描述語言(hdl)硬件描述語言(hdl)是相對于一般的計算機軟件語言如c、pascal而言的。hdl是用于設計硬件電子系統的計算機語言,它描述電子系統的邏輯功能、電路結構和連接方式。hdl具有與具體硬件電路無關和與設計平臺無關的特性,并且具有良好的電路行為描述和系統描述的能力,并在語言易讀性和層次化結構化設計方面,表現了強大的生命力和應用潛力。用hdl進行電子系統設計的一個很大的優點是設計者可以專心致力于其功能的實現,而不需要對不影響功能的與工藝有關的因素花費過多的時間和精力。就fpga/cpld開發來說,比較常用和流行的hdl主要有vhdl、verilog hdl、abel、ahdl、systemverilog和systemc。其中vhdl、verilog在現在eda設計中使用最多,也擁有幾乎所有的主流eda工具的支持。而sys-temverilog和systemc這兩種hdl語言還處于完善過程中。現在,vhdl和verilog作為ieee的工業標準硬件描述語言,又得到眾多eda公司的支持,在電子工程領域,已成為事實上的通用硬件描述語言。有專家認為,在新的世紀中,vhdl與verilog hdl語言將承擔起大部分的數字系統設計任務。

軟件開發工具

這類軟件一般由pld/fpga芯片廠家提供,基本都可以完成所有的設計輸入(原理圖或hdl),仿真,綜合,布線,下載等工作。集成的pld/fpga開發環境供應商開發環境簡介alteramaxplusiialtera的maxplusii曾經是最優秀的pld開發平臺之一,適合開發早期的中小規

模pld/fpga使用者眾多。目前altera已經停止開發maxplusii,而轉向quartusii軟件平臺quartusiialtera公司新一代pld開發軟件,適合大規模fpga的開發xilinxfoundationxilinx公司上一代的pld開發軟件,目前xilinx已經停止開發foundation轉向ise軟件平臺ise xilinx公司目前的fpga/pld開發軟件

latticeispdesignexpertlattice公司的pld開發軟件,目前最新軟件改名為ispleverispleverlattice推出的最新一代pld集成開發軟件,取代ispexpert成為fpga和pld設計的主要工具。實驗開發系統提供芯片下載電路及eda實驗/開發的外圍資源(類似于用于單片機開發的仿真器),供硬件驗證用。一般包括:1)實驗或開發所需的各類基本信號發生模塊,包括時鐘、脈沖、高低電平等2)fpga/cpld輸出信息顯示模塊,包括數據顯示、發光管顯示、聲響指示等3)監控程序模塊,提供“電路重構軟配置4)目標芯片適配座以及上面的fpga/cpld目標芯片和編程下載電路。

eda技術的應用展望

eda技術將廣泛應用于高校電類專業的實踐教學和科研工作中與世界各知名高校相比,我國高等院校在eda及微電子方面的教學和科研工作有著明顯的差距,我們的學生現在做的課程實驗普遍陳舊,動手能力較差。從某種意義上來說,eda教學科研情況如何,代表著一個學校電類專業教學及科研水平的高低,而eda教學科研工作開展起來后,還會對微電子類、計算機類學科產生積極的影響,從而帶動各高校相應學科的同步發展。eda技術將廣泛應用于專用集成電路和新產品的開發研制中由于可編程邏輯器件性能價格比的不斷提高,開發軟件功能的不斷完善,而且由于用eda技術設計電子系統具有用軟件的方式設計硬件;設計過程中可用有關軟件進行各種仿真;系統可現場編程,在線升級;整個系統可集成在一個芯片上等特點,使其將廣泛應用于專用集成電路和機械、電子、通信、航空航天、化工、礦產、生物、醫學、軍事等各個領域新產品的開發研制中。eda技術將廣泛應用于傳統機電設備的升級換代和技術改造傳統機電設備的電器控制系統,如果利用eda技術進行重新設計或進行技術改造,不但設計周期短、設計成本低,而且將提高產品或設備的性能,縮小產品體積,提高產品的技術含量,提高產品的附加值。eda技術將在國防現代化建設中發揮重要的作用eda技術是電子設計領域的一場革命,目前正處于高速發展階段,每年都有新的eda工具問世,我國eda技術的應用水平長期落后于發達國

家,如果說用于民品的核心集成電路芯片還可以從國外買的到的話,那么軍用集成電路就必須依靠自己的力量研制開發,因為用錢是買不到國防現代化的,特別是中國作為一支穩定世界的重要力量,更要走自主開發的道路。強大的現代國防必須建立在自主開發的基礎上,因此,廣大電子工程技術人員應該盡早掌握這一先進技術,這不僅是提高設計效率和我國電子工業在世界市場上生存、竟爭與發展的需要,更是建立強大現代國防的需要。

我國eda技術的出路

中國ic設計公司任重道遠近年來我國的半導體市場發展突飛猛進,政府積極扶植eda產業,加大招商引資力度,大力建設eda制造業基地,國務院頒布的軟件產業和集成電路產業發展的若干政策從政策上為eda的發展營造了良好的外部環境,同時世界領先的一些供應商也看好中國市場的潛在優勢,向中國出口先進的設計工具,但具備了工具只是解決了設計手段,而中國的設計師在eda的總體應用能力方面與世界發達國家相比還存在一定的差距,突出表現為專業人才緊缺,缺乏成熟化的整合性集成設計環境,供應商技術服務支持不夠,中國eda技術的現在和未來都應重視設計方法、工具和設計語言等方面的問題,從整體上看,中國市場對設計工具的需求已越來越與國際接軌,但是盡管中國eda設計領域中前端的設計相對成熟,但后端例如從網表到c++等的設計卻面臨著更大的挑戰。無論是eda的使用還是eda工具本身,我國與先進國家相比都有很大差距。eda標準化工作在我國剛剛起步,我國有龐大的市場需求和快的增長速度,同時還有后發優勢,這是我國eda發展的楔機。在eda標準化方面,目前主要應采用國際和國外先進標準,一方面引進和轉化適用的標準,更重要的是加強轉化后標準的宣傳和推廣,通過標準化工作促進我國eda及集成電路產業的發展。

我國如何應對eda技術的挑戰

①充分發揮eda仿真技術在教學中的應用,培養更多適應新技術要求的人才。人才需求的變化,技術的發展之快更是需要教育工作者有著人才培養的超前意識。這一意識必須是科學的、嶄新的、快速的、甚至是跳躍的。特別是人才的培養需要有掌握新技術的專業教師,還要有新技術的設備才能滿足人才培養的要求。新技術、新設備的大量投入可能會影響到進入人才市場最前沿的機遇。這就需要我們思維創新,教學手段創新。作者認為學校實驗教學就應該以eda仿真技術

為突破口,引入計算機輔助教學手段,從而加快高素質人才培養的速度,建立雄厚的eda技術人才基礎。②以半導體的研究創新促進eda技術發展半導體工藝技術在過去5年中正以飛快的速度發展。硅的生產率每18個就會增加,而設計生產率仍舊嚴重滯后。自從半導體行業步入0.13μm時代以來,集成電路設計所面臨的挑戰已被多次提及,范圍包括了數字和模擬電路領域。相關的內容包括:功率管理,功能驗證,漏電流,對于超過1.5億個晶體管的復雜設計管理,還有0.13μm以下的混合信號和數字設計等等。過去那些令人生畏的巨大挑戰總會被解決,所以說沒有人會懷疑半導體技術會適時而及時地找出解決所面臨的挑戰方案,來擊敗itrs的預言。但是,為了在設計效率和設計技術有效上取得長足進步和避免成本重復,eda產業應該支持相應的一整套標準,如設計工具的全球戰略、可制造性設計、統計設計方法、低功率設計和系統級確認等。③開發實用性更強的eda軟件在eda軟件開發方面,目前主要集中在美國。但各國也正在努力開發相應的工具。日本、韓國都有asic設計工具,但不對外開放。中國華大集成電路設計中心,也提供ic設計軟件,但性能不是很強。相信在不久的將來會有更多更好的功能強大、界面友好、使用方便的設計工具在各地開花并結果。④外設技術與eda工程相結合外設技術與eda工程相結合的市場前景看好,如組合超大屏幕的相關連接,多屏幕技術也有所發展。中國自1995年以來加速開發半導體產業,先后建立了幾所設計中心,推動系列設計活動以應對亞太地區其它eda市場的競爭。在信息通信領域,要優先發展高速寬帶信息網、深亞微米集成電路、新型元器件、計算機及軟件技術、第三代移動通信技術、信息管理、信息安全技術,積極開拓以數字技術、網絡技術為基礎的新一代信息產品,發展新興產業,培育新的經濟增長點。要大力推進制造業信息化,積極開展計算機輔助設計

(cad)、計算機輔助工程(cae)、計算機輔助工藝(capp)、計算機輔助制造(cam)、產品數據管理(pdm)、制造資源計劃(mrpii)及企業資源管理(erp)等。有條件的企業可開展“網絡制造”,便于合作設計、合作制造,參與國內和國際競爭。開展“數控化”工程和“數字化”工程。自動化儀表的技術發展趨勢的測試技術、控制技術與計算機技術、通信技術進一步融合,形成測量、控制、通信與計算機(m3c)結構。在asic和pld設計方面,向超高速、高密度、低功耗、低電壓方面發展。

eda實訓心得篇五

實驗一：

quartus ii 軟件使用及組合電路設計仿真

實驗目的：

學習quartus ii 軟件的使用，掌握軟件工程的建立，vhdl源文件的設計和波形仿真等基本內容。

實驗內容：

1.四選一多路選擇器的設計 基本功能及原理 ：

選擇器常用于信號的切換，四選一選擇器常用于信號的切換，四選一選擇器可以用于4路信號的切換。四選一選擇器有四個輸入端a,b,c,d，兩個信號選擇端s(0)和s(1)及一個信號輸出端y。當s輸入不同的選擇信號時，就可以使a,b,c,d中某一個相應的輸入信號與輸出y端接通。

邏輯符號如下：

程序設計：

軟件編譯：

在編輯器中輸入并保存了以上四選一選擇器的vhdl源程序后就可以對它進行編譯了，編譯的最終目的是為了生成可以進行仿真、定時分析及下載到可編程器件的相關文件。仿真分析：

仿真結果如下圖所示

分析：

由仿真圖可以得到以下結論：

當s=0(00)時y=a;當s=1(01)時y=b；當 s=2(10)時y=c；當s=3(11)時y=d。符合我們最開始設想的功能設計，這說明源程序正確。2.七段譯碼器程序設計 基本功能及原理：

七段譯碼器是用來顯示數字的，7段數碼是純組合電路，通常的小規模專用ic，如74或4000系列的器件只能作十進制bcd碼譯碼，然而數字系統中的數據處理和運算都是2進制的，所以輸出表達都是16進制的，為了滿足16進制數的譯碼顯示，最方便的方法就是利用vhdl譯碼程序在fpga或cpld中實現。本項實驗很容易實現這一目的。輸出信號的7位分別接到數碼管的7個段，本實驗中用的數碼管為共陽極的，接有低電平的段發亮。數碼管的圖形如下

七段譯碼器的邏輯符號：

程序設計：

軟件編譯：

在編輯器中輸入并保存了以上七段譯碼器的vhdl源程序后就可以對它進行編譯了，編譯的最終目的是為了生成可以進行仿真、定時分析及下載到可編程器件的相關文件

。仿真分析：

仿真結果如下圖所示:

分析: 由仿真的結果可以得到以下結論：

當a=0(0000)時led7=1000000 此時數碼管顯示0； 當a=1(0001)時led7=1111001 此時數碼管顯示1； 當a=2(0010)時led7=0100100 此時數碼管顯示2； 當 a=3(0011)時led7=0110000 此時數碼管顯示3； 當 a=4(0100)時led7=0011001 此時數碼管顯示4； 當 a=5(0101)時led7=0010010 此時數碼管顯示5； 當 a=6(0110)時led7=0000010 此時數碼管顯示6； 當 a=7(0111)時led7=1111000 此時數碼管顯示7； 當 a=8(1000)時led7=0000000 此時數碼管顯示8； 當a=9(1001)時led7=0010000 此時數碼管顯示9； 當a=10(1010)時led7=0001000 此時數碼管顯示a； 當a=11(1011)時led7=0000011 此時數碼管顯示b； 當 a=12(1100)時led7=1000110 此時數碼管顯示c； 當a=13(1101)時led7=0100001 此時數碼管顯示d； 當a=14(1110)時led7=0000110 此時數碼管顯示e； 當a=15(1111)時led7=0001110 此時數碼管顯示f；

這完全符合我們最開始的功能設計，所以可以說明源vhdl程序是正確的。

實驗心得：

通過這次實驗，我基本掌握了quartus ii軟件的使用，也掌握了軟件工程的建立，vhdl源文件的設計和波形仿真等基本內容。在實驗中，我發現eda這門課十分有趣，從一個器件的功能設計到程序設計，再到編譯成功，最后得到仿真的結果，這其中的每一步都需要認真分析，一遍又一遍的編譯，修改。當然，中間出現過錯誤，但我依然不放棄，一點一點的修改，驗證，最終終于出現了正確的仿真結果，雖然有一些毛刺，但是總的來說，不影響整體的結果。

實驗二：計數器設計與顯示

實驗目的：

（1）熟悉利用quartus ii中的原理圖輸入法設計組合電路，掌握層次化的設計方法；

（2）學習計數器設計，多層次設計方法和總線數據輸入方式的

仿真，并進行電路板下載演示驗證。實驗內容:

1.完成計數器設計

基本功能及原理：

本實驗要設計一個含有異步清零和計數使能的4位二進制加減可控計數器，即有一個清零端和使能端，當清零端為1時異步清零，即所有輸出值都為0，當使能端為0時，計數器停止工作，當使能端為1時，正常工作，由時鐘控制。另外，還應該有一個控制端，當控制端為0時，進行減法運算，當控制端為1時，進行加法運算。輸出端有輸出值和進位端，當進行加法運算時，輸出值遞增，當減法運算時，輸出值遞減，同時進位端進行相應的變化。

4位二進制加減計數器的邏輯符號：

程序設計：

軟件編譯：

在編輯器中輸入并保存了以上4位二進制加減計數器的vhdl源程序后就可以對它進行編譯了，編譯的最終目的是為了生成可以進行仿真、定時分析及下載到可編程器件的相關文件。仿真分析： 仿真結果如下:

分析：

由仿真圖可以得到以下結論：

當enable端為0時，所有數值都為0，當enable端為1時，計數器正常工作；當reset端為1時，異步清零，所有輸出數值為0，當reset端為0時，正常工作；當updown端為0時，進行減法運算，當updown為1時，進行加法運算；另外，當程序進行減法運算時，出現借位時，co為1，其余為0，當進行加法運算時，出現進位時，co為1，其余為0。圖中所有的功能與我們設計的完全一樣，所以說明源程序正確。2.50m分頻器的設計

基本功能及原理：

50m分頻器的作用主要是控制后面的數碼管顯示的快慢。即一個模為50m的計數器，由時鐘控制，分頻器所有的端口基本和上述4位二進制加減計數器的端口一樣，原理也基本相同。分頻器的進位端（co）用來控制加減計數器的時鐘，將兩個器件連接起來。50m分頻器的邏輯符號如下：

程序設計：

軟件編譯：

在編輯器中輸入并保存了以上50m分頻器的vhdl源程序后就可以對它進行編譯了，編譯的最終目的是為了生成可以進行仿真、定時分析及下載到可編程器件的相關文件。仿真分析： 結果如下：

上圖為仿真圖的一部分，由于整個圖太大，所以顯示一部分即可，其余部分如圖以上圖規律一直遞增，直到50m為止，然后再重復，如此循環。

上圖是部分輸出的顯示，由于整個圖太大，所以只顯示部分，其余部分如圖遞增。

分析：

由仿真圖可以看出，當reset為0，enable為1時（因為本實驗中計數器的模值太大，為了盡可能多的觀察出圖形，可讓reset一直為0，enable一直為1，即一直正常工作），輸出值由0一直遞增到50m，構成一個加法計數器，與我們設計的功能一致。3.七段譯碼器程序設計

基本功能及原理：

七段譯碼器是用來顯示數字的，7段數碼是純組合電路，通常的小規模專用ic，如74或4000系列的器件只能作十進制bcd碼譯碼，然而數字系統中的數據處理和運算都是2進制的，所以輸出表達都是16進制的，為了滿足16進制數的譯碼顯示，最方便的方法就是利用vhdl譯碼程序在fpga或cpld中實現。本項實驗很容易實現這一目的。輸出信號的7位分別接到數碼管的7個段，本實驗中用的數碼管為共陽極的，接有低電平的段發亮。

七段譯碼器的邏輯符號：

程序設計：

軟件編譯：

在編輯器中輸入并保存了以上七段譯碼器的vhdl源程序后就可以對它進行編譯了，編譯的最終目的是為了生成可以進行仿真、定時分析及下載到可編程器件的相關文件。仿真分析：

仿真結果如下圖所示:

分析：具體分析與實驗一中七段譯碼器的分析相同，在此不再贅述。計數器和譯碼器連接電路的頂層文件原理圖：

原理圖連接好之后就可以進行引腳的鎖定，然后將整個程序下載到已經安裝好的電路板上，即可進行仿真演示。

實驗心得：

經過本次試驗，我學到了很多。首先，我加強了對quartus ii軟件的掌握；其次，我掌握了電路圖的頂層文件原理圖的連接，學會了如何把自己設計的程序正確的轉化為器件，然后正確的連接起來，形成一個整體的功能器件；最后，我學會了如何安裝以及如何正確的把完整的程序下載到電路板上，并進行演示驗證。

實驗三：大作業設計

（循環彩燈控制器）

實驗目的：

綜合應用數字電路的各種設計方法，完成一個較為復雜的電路設計。實驗內容：

流水燈（循環彩燈）的設計 設計任務：

設計一個循環彩燈控制器，該控制器可控制10個發光二極管循環點亮，間隔點亮或者閃爍等花型。要求至少三種以上花型，并用按鍵控制花型之間的轉換，用數碼管顯示花型的序號。基本原理：

該控制器由兩部分組成，一部分是一個50m的分頻器，其主要用來控制花色變化的快慢；另一部分是一個彩燈控制器，該彩燈控制器可由兩個開關控制花型的序號，10個輸出分別控制10個發光二極管的亮暗，當輸出為1時，該發光二極管亮，輸出為0時，該二極管滅。將分頻器的co端用來控制彩燈控制器的時鐘，將兩個器件連接起來。1.分頻器的設計

50m分頻器與實驗二中的分頻器一樣，這里不再贅述。2.彩燈控制器的設計 基本原理：

該彩燈控制器由時鐘控制，reset異步清零，enable當做使能端，由兩個開關do(0-1)來控制選擇不同的花型，10個輸出端lig(0-9)來控制10個led燈的亮滅。因為用了兩個開關來控制花型，所以一共有4種花色。

彩燈控制器的邏輯符號：

程序設計：

3.七段譯碼器的設計

七段譯碼器是用來顯示不同花型的序號的，其設計與實驗一中的設計一樣，這里不再贅述。循環彩燈控制器的原理圖：

仿真波形如下： 第一種花型：

第二種花型：

第三種花型：

第四種花型：

仿真分析：

將以上仿真波形圖和源程序對比，我們可以看到，仿真出來的波形和我們設計的功能一致，這說明源vhdl程序是正確的。實驗心得：

本次試驗是在沒有老師指導的情況下自己完成的，我在參考了網上的程序的情況下，最終成功的設計并正確的演示出了循環彩燈的不同花型。通過本次試驗，我真正的體會到了dea這門課的樂趣，也發現它對我們的學習和生活帶來很大的方便。